|
- UID
- 3268
- 帖子
- 2
- 精华
- 0
- 积分
- 4
- 威望
- 0
- 金钱
- 34
- 阅读权限
- 10
- 性别
- 男
- 在线时间
- 0 小时
- 注册时间
- 2010-6-11
- 最后登录
- 2010-6-13
|
关于ds1302的verilog
最近我编写了一段Verilog程序，打算用FPGA读取DS1302芯片的时间数据，程序编译通过。但是我在Quartus II 中的波形仿真文件中没有观察到从DS1302的口中读取数据。只能向这个口上写数据。（这里用的是功能仿真）我把程序下载到开发板中，数码管只能显示出FF这个样的数据。请问下是为什么？# A- C) _1 _% d1 B h& K7 {
其中可以确定的是我的时序问题肯定没有错误。。。
$ ?( Y" i* v" h 我想问下这个程序设计中还有什么因素会影响时间数据的读取?
$ P2 r+ ~( ?8 E 谢谢了 |
|
